Каким должно быть полное количество разрядов регистра сдвига последовательного вычислителя контрольной суммы?
Что в схеме последовательного вычислителя контрольной суммы определяется номерами единичных разрядов в коде полинома?
Пусть количество регистрируемых состояний — 4096, глубина предпусковой регистрации — N тактов. Что произойдет, если от момента начала регистрации до момента прихода запуска логический анализатор не успеет зафиксировать N тактов?
Пусть количество регистрируемых состояний — 4096. Если мы выбираем глубину предпусковой регистрации N тактов, то через сколько тактов после момента прихода запуска надо остановить регистрацию?
На чем основан алгоритм вычисления циклической контрольной суммы?
Что представляет собой последовательный вычислитель контрольной суммы?
Какой метод вычисления циклической контрольной суммы быстрее?
Какое число используется в качестве циклической контрольной суммы?
В каких случаях идеально подходят последовательные вычислители циклической контрольной суммы?
Чему равен коэффициент деления 8-разрядного делителя частоты на счетчиках ИЕ7 при входном коде N?
