Инструктивный синтез нанометровых вычислительных структур. От элементной базы к алгоритмически ориентированным субпроцессорам.

<<- Назад к вопросам

Микро-"вихрем", который образуется в цепи обратной связи АЛУ бит-процессора, обусловлены последствия отказа в случае:

(Отметьте один правильный вариант ответа.)

Варианты ответа

инверсии DD-ассоциативного управления бит-инструкциями NAND и XOR

нулевое начальное состояние LILO-регистров-аккумуляторов накапливающих сумматоров

ненулевое начальное состояние FIFO-регистров-аккумуляторов накапливающих сумматоров

инверсии PD-ассоциативного управления бит-инструкциями ADD и ST1(Верный ответ)

Похожие вопросы

Для подобных приложений, в которых применяется арифметика с плавающей точкой, производительность процессора оценивается в FLOPS, который показывает:

Временные затраты на управление в рекурсивном алгоритме Уошэлла -Флойда в худшем случае определяются соотношением (где $\tau_c(p)$ - стандартный для всех ассемблерных инструкций цикл выполнения, который задается последовательностью синхроимпульсов (СИ)):

Поиск компромисса между полнотой и временем обнаружения и локализации отказа является главной задачей в следующей плоскости проекта:

P-шина (суб)процессора используется:

Инструкция "генерация константы" бит-процессора используется:

Производительность центрального процессора определяется следующими параметрами:

Условное обозначение WTR соответствует следующей конструкции бит-процессора:

В базовой архитектуре МКМД-бит-потокового (суб)процессора многопортовые ОЗУ поддерживаются:

Как и в традиционных БЦВМ, в базовой архитектуре МКМД-бит-потокового (суб)процессора используются:

При отказе центрального процессора процедура инициализации проблемно- или алгоритмически ориентированных субпроцессоров: