Система кэш памяти, реализованная в процессорах Tile является
(Отметьте один правильный вариант ответа.)
Варианты ответа
трехуровневой
двухуровневой(Верный ответ)
одноуровневой
Многоядерные процессоры
Похожие вопросы
Топология связей между ядрами в процессорах Tile является
Вычислительные ядра в процессорах Tile объединены следующим образом
Сеть iMesh, соединяющая процессорные ядра в процессорах Tile состоит из
Технология распределенного кэша примененная в процессорах Tile реализована следующим образом
Какие возможности по управлению энергопотреблением предлагает технология управления питания реализованная в процессорах AMD Opteron
Многоядерные процессоры Tile обладают следующими возможностями
Для чего используется шина AMBA в процессорах ARM MPCore ?
Какие принципы параллелизации используются в многоядерных процессорах?
В чем заключается принцип действия режима Turbo в процессорах Nehalem?
Топология связей между процессными ядрами в процессорах ARM MPCore