На какие поля разбивается линейный адрес в случае необходимости страничного преобразования?
Какие адреса используются при обращении к кэш-памяти?
Какие проверки выполняются средствами защиты микропроцессора при обращении к памяти?
Как формируется смещение в логическом адресе при обращении за операндом, находящемся в памяти?
Сколько разрядов отводится под кодирование поля LRU в 4-канальной множественно-ассоциативной кэш-памяти?
Как определяется начальный адрес блока ОЗУ, с которым проводит обмен внешнее устройство в режиме прямого доступа к памяти?
По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 5, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?
По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 4, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?
По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 3, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?
Какие системные объекты используются при преобразовании линейного адреса в физический в случае необходимости страничного преобразования?
