Пусть в трехадресной системе команд КОП А₁ А₂ А₃ КОП – код операции, А₁ и А₂ – адреса операндов, А₃ – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y+z)×p+(q+l)×m

Пусть в трехадресной системе команд КОП А₁ А₂ А₃ КОП – код операции, А₁ и А₂ - адреса операндов, А₃ – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y)×z+(p+q):l

Пусть в трехадресной системе команд КОП А₁ А₂ А₃ КОП – код операции, А₁ и А₂ – адреса операндов, А₃ – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P= (x×y+z)+(p+q)×(l+m)

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂ <= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {1, 8, 2, 10}

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂ <= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {10, 1, 7, 4}.

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂<= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (α). Результат логической операции можно использовать через один такт.Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {5, 4, 1, 2}.

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂ <= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт.Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений.Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}.

План выполнения программы

α1=10≤2	α2=8≤5	α3=7≤1	α4=3≤5
NOP
α1: 2, 10	α2: 5, 8	α3: 1, 7	α4: 3, 5
NOP
α1=10≤5	α2=8≤1	α3=7≤3
NOP
α1: 5, 10	α2: 1, 8	α3: 3, 7
NOP
α1=2≤5	α2=10≤1	α3=8≤3	α4=7≤5
NOP
α1: 2, 5	α2: 1, 10	α3: 3, 8	α3: 5, 7
NOP
α1=5≤1	α2=10≤3	α3=8≤5
NOP
α1: 1, 5	α2: 3, 10	α3: 5, 8
NOP
α1=2≤1	α2=5≤3	α3=10≤5	α4=8≤7
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 10	α4: 7, 8
NOP
α1=2≤3	α2=5≤5	α3=10≤7
NOP
α1: 2, 3	α2: 5, 5	α3: 7, 10
NOP
α1=1≤2	α2=3≤5	α3=5≤7	α4=10≤8
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 7	α4: 8, 10

Переносы прекратились через 27 тактов.

M = {10, 1, 2, 3, 4, 6, 5, 10}

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂ <= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт.Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений.Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}.

План выполнения программы

α1=10≤2	α2=8≤5	α3=7≤1	α4=3≤5
NOP
α1: 2, 10	α2: 5, 8	α3: 1, 7	α4: 3, 5
NOP
α1=10≤5	α2=8≤1	α3=7≤3
NOP
α1: 5, 10	α2: 1, 8	α3: 3, 7
NOP
α1=2≤5	α2=10≤1	α3=8≤3	α4=7≤5
NOP
α1: 2, 5	α2: 1, 10	α3: 3, 8	α3: 5, 7
NOP
α1=5≤1	α2=10≤3	α3=8≤5
NOP
α1: 1, 5	α2: 3, 10	α3: 5, 8
NOP
α1=2≤1	α2=5≤3	α3=10≤5	α4=8≤7
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 10	α4: 7, 8
NOP
α1=2≤3	α2=5≤5	α3=10≤7
NOP
α1: 2, 3	α2: 5, 5	α3: 7, 10
NOP
α1=1≤2	α2=3≤5	α3=5≤7	α4=10≤8
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 7	α4: 8, 10

Переносы прекратились через 27 тактов.

M = {3, 5, 3, 6, 5, 8, 6, 4}

В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А₁ А₂ α, где А₁ и А₂ – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А₁)≤(А₂) с выработкой результата (α) и команда перестановки (А₁) => А₂, А₂<= (А₁), выполняемая в спекулятивном режиме в зависимости от значения (α). Результат логической операции можно использовать через один такт.Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений.Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}.

План выполнения программы

α1=10≤2	α2=8≤5	α3=7≤1	α4=3≤5
NOP
α1: 2, 10	α2: 5, 8	α3: 1, 7	α4: 3, 5
NOP
α1=10≤5	α2=8≤1	α3=7≤3
NOP
α1: 5, 10	α2: 1, 8	α3: 3, 7
NOP
α1=2≤5	α2=10≤1	α3=8≤3	α4=7≤5
NOP
α1: 2, 5	α2: 1, 10	α3: 3, 8	α3: 5, 7
NOP
α1=5≤1	α2=10≤3	α3=8≤5
NOP
α1: 1, 5	α2: 3, 10	α3: 5, 8
NOP
α1=2≤1	α2=5≤3	α3=10≤5	α4=8≤7
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 10	α4: 7, 8
NOP
α1=2≤3	α2=5≤5	α3=10≤7
NOP
α1: 2, 3	α2: 5, 5	α3: 7, 10
NOP
α1=1≤2	α2=3≤5	α3=5≤7	α4=10≤8
NOP
α1: 1, 2	α2: 3, 5	α3: 5, 7	α4: 8, 10

Переносы прекратились через 27 тактов

M = {3, 5, 3, 6, 5, 8, 6, 4}

На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере:А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов.Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел.Каковы должны быть размеры систолической матрицы для выполнения этих двух операций?Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции:

1.	a  b = c2.	c + d = f

На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере:А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов.Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел.Каковы должны быть размеры систолической матрицы для выполнения этих двух операций?Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции:

1.	a + b = c2.	c  d = f