База ответов ИНТУИТ

Введение в цифровую схемотехнику

<<- Назад к вопросам

Каким должен быть период поступления битов массива на последовательный вычислитель циклической контрольной суммы?

(Отметьте один правильный вариант ответа.)

Варианты ответа
любым, так как задержки можно не учитывать
не меньше суммы задержки регистра сдвига и элементов Исключающее ИЛИ(Верный ответ)
не больше суммы задержки регистра сдвига и элементов Исключающее ИЛИ
Похожие вопросы
Что представляет собой последовательный вычислитель контрольной суммы?
На чем основан алгоритм вычисления циклической контрольной суммы?
Какое число используется в качестве циклической контрольной суммы?
Какой метод вычисления циклической контрольной суммы быстрее?
В каких случаях идеально подходят последовательные вычислители циклической контрольной суммы?
Каким должно быть полное количество разрядов регистра сдвига последовательного вычислителя контрольной суммы?
Каковы недостатки последовательного вычислителя циклической контрольной суммы относительно параллельного вычислителя?
Что в схеме последовательного вычислителя контрольной суммы определяется номерами единичных разрядов в коде полинома?
Какова логика контроля правильности хранения или передачи массивов информации с помощью контрольной суммы?
Чему равна вероятность обнаружения ошибок методом CRC, если количество разрядов контрольной суммы n = 16?