Что характеризует триггерные схемы, составляющие регистр хранения?
Сколько входов имеет дешифратор в запоминающем устройстве с организацией 16К слов по 16 разрядов, построенном на БИС с организацией 1К слов по 8 разрядов?
Сколько входов для последовательного ввода информации имеется в регистре, осуществляющем сдвиг в одну сторону?
Арифметические команды какого формата: "память-регистр" или "регистр-память" – выполняются дольше при одинаковом режиме адресации памяти?
Какое состояние имеет выход 6 трехвходового дешифратора, если состояние его входов равно 101 ?
Какое состояние имеет выход 5 трехвходового дешифратора, если состояние его входов равно 101?
Какое состояние имеет выход 7 трехвходового дешифратора с инверсными выходами, если состояние его входов равно 101?
Почему арифметические команды формата "память-регистр" выполняются дольше, чем команды формата "регистр-память" при одинаковом режиме адресации памяти?
Какие функции может выполнять регистр сдвига?
При каком состоянии входов запоминающая ячейка, реализованная на элементах "И-НЕ", установится в состояние "0"?
