База ответов ИНТУИТ

Архитектура параллельных вычислительных систем

<<- Назад к вопросам

Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры?
КОПА1А2А3
СИНХ
ЗАКРА<i-1>
×<i>2A[i]

(Отметьте один правильный вариант ответа.)

Варианты ответа
процессор i=3 беспрепятственно закончит выполнение программы
все процессоры не могут приступить к выполнению операции умножения, т.к. адрес операнда закрыт(Верный ответ)
все процессоры беспрепятственно выполняют умножение
Похожие вопросы
Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры?
КОПА1А2А3
СИНХ
ЗАКРА<i+1>
×<i>2A[i]
Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры?
КОПА1А2А3
ЗАКРА<i+1>
×<i>2A[i]
Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Чем SPMD-архитектура отличается от обычной ВС MIMD-архитектуры?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют дескрипторы массивов
Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Применение механизмов синхронизации, в свою очередь, должно также быть синхронным. Какие механизмы синхронизации выполнения программ используются в ВС SPMD-архитектуры?
Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Какие требования предъявляются к SPMD-архитектуре?
Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Какие общие черты решаемых задач определили требования к SPMD-архитектуре?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Зачем в базе знаний хранятся все промежуточные варианты построения логических цепочек?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Почему работы распределяются между процессорами так, чтобы каждый процессор удлинял очередную логическую цепочку базы знаний всего на один элемент?
Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм предикатов?