База ответов ИНТУИТ

Архитектура параллельных вычислительных систем

<<- Назад к вопросам

Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Каким образом в асинхронной ВС удается избежать жесткого порядка обращения к памяти данных на фоне асинхронных вычислений?

(Ответ считается верным, если отмечены все правильные варианты ответов.)

Варианты ответа
заявки к памяти планируются процессором коммутации в соответствии с порядком обработки данных и выполняются параллельно в расслоенной памяти, но последовательно к каждому модулю(Верный ответ)
процессором коммутации устанавливается частичная упорядоченность заявок к памяти. Она соблюдается процессором памяти. Записываемый код поступает в текст соответствующей заявки, т.е. тоже подвергается контролю со стороны процессора памяти(Верный ответ)
заявки к памяти выполняются в порядке их формирования исполнительными устройствами и поступления в очередь
Похожие вопросы
Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Каким образом в асинхронной ВС осуществляется ветвление?
Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Как обеспечивается виртуальный вычислительный ресурс при много процессорной комплектации системы?
Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. В чем заключается компромисс между "Фон-Неймановской" и "не-Фон-Неймановской" архитектурами, осуществленный в ПВС?
Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм предикатов?
Рассмотрите проблемы когерентности кэшей. Какие данные представляют угрозу коллизий в процессе параллельных вычислений?
Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм закрытия адресов?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Зачем в базе знаний хранятся все промежуточные варианты построения логических цепочек?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют дескрипторы массивов
Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Применение механизмов синхронизации, в свою очередь, должно также быть синхронным. Какие механизмы синхронизации выполнения программ используются в ВС SPMD-архитектуры?
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Почему работы распределяются между процессорами так, чтобы каждый процессор удлинял очередную логическую цепочку базы знаний всего на один элемент?